Кодогенерация под различные архитектуры
Добавлено: 20.08.2012 (Пн) 21:14
Собственно давно мучает вопрос:
Вот скажем, после некоторых действий пользователя и ограничений архитектуры, получена последовательность действий представленная в виде регистронезависимых логических/арифметических/др. команд.
Как правильно описать архитектуру процессора и адаптировать логические последовательности в машинный код?
Вот для распределения регистров, есть метод "Раскраска графа". Существуют ли похожие методы для адаптации логических последовательностей к конвееру и архитектуре процессора?
Вот скажем, после некоторых действий пользователя и ограничений архитектуры, получена последовательность действий представленная в виде регистронезависимых логических/арифметических/др. команд.
Как правильно описать архитектуру процессора и адаптировать логические последовательности в машинный код?
Вот для распределения регистров, есть метод "Раскраска графа". Существуют ли похожие методы для адаптации логических последовательностей к конвееру и архитектуре процессора?